PAT-NO:

JP402078268A

DOCUMENT-IDENTIFIER: JP 02078268 A

TITLE:

SEMICONDUCTOR INTEGRATED CIRCUIT

DEVICE

PUBN-DATE:

March 19, 1990

INVENTOR-INFORMATION:

NAME

KUBODERA, MASAAKI KUBODERA, KIMIKO SHIOYA, MASAHIRO SASAKI, KATSURO ONO, TAKAO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

HITACHI VLSI ENG CORP

N/A

APPL-NO: JP63228792

APPL-DATE:

September 14, 1988

INT-CL (IPC): H01L027/10, G11C011/41 , H01L027/11

US-CL-CURRENT: 365/174

ABSTRACT:

PURPOSE: To enable the reduction of power consumption by a method wherein an

ERAM is composed of a rectangular semiconductor chip, where a bonding pad is

provided to each side of the chip and a first and a second memory group are

arranged sandwiching a row decoder in between them.

CONSTITUTION: An external terminal P is provided to all the sides of a rectangular SRAM semiconductor chip. A memory cell array MARY divided into 32 parts is arranged on the center of the chip, and row decoder R-DC is positioned between centered MARYs 15 and 16. A word driver WDDR is provided between divided MARYs respectively. R-DC selects two MWLs from main word lines MWL on the direction of an address signal. A load circuit LD is provided to the upper end of each MARY, and a column switch CSW and a column decoder CDC are provided to the lower end. By the structure and the layout as mentioned above, the current flowing from LD to MARY is reduced to 1/32 and power consumption is made to decrease.

COPYRIGHT: (C) 1990, JPO& Japio

@ 公 開 特 許 公 報 (A) 平2-78268

Int. Cl. 5

識別記号

庁内整理番号

49公開 平成2年(1990)3月19日

H 01 L 27/10

461

8624-5F 8624-5F

H 01 L 27/10

381

8522-5B G 11 C 11/34 3 4 5 ×

審査請求 未請求 請求項の数 2 (全18頁)

半導体集積回路装置 図発明の名称

> 願 昭63-228792 20特

❷出 願 昭63(1988) 9月14日

正 明 烟発 明 者 久 保 寺

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

四発 明者 久保寺 喜美子 東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

の出願人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑪出 願 人 日立超エル・エス・ア

東京都小平市上水本町1448番地

イエンジニアリング株

式会社

四代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

細 €

1. 発明の名称

半導体築和回路裝置

- 2. 特許的求の範囲
 - 1. スタティックランダムアクセスメモリを有す る半導体染積回路装置は、

長方形の半辺体チップと、

上配半導体チップの各辺に形成されたポンデ イングパットと。

上記半導体チップの中央部に形成された選択 手段と、

上記ポンディングパットのうちの少なくとも 一部のポンディングパットと上記選択手段とを 結ら手段と、

上記選択手段をその間にはさむように上記半 将体チップに形成された第1,第2のメモリセ ル群とを有することを特徴とする。

2. 半導体级税回路装置は、

複数のメモリセルと、互いに近接したデータ 線を有する第1のメモリセルアレイと、

複数のメモリセルと、互いに近接したデータ

上配第1のメモリセルアレイのデータ線と第 1のコモンデータ級との間に結合された第1の カラムスイッチ手段と、

上配第1のメモリセルアレイのデータ線と第 2のコモンデータ綴との間に結合された鎖2の カラムスイッチ手段と、

上記第2のメモリセルアレイのデータ根と第 3のコモンデータ緻との間に結合された第3の カラムスイッチ手段と、

上配第2のメモリセルアレイのデータ綴と第 4のコモンデータ線との間に結合された第4の カタムスイッチ手段と、

上記第1,第2のカラムスイッチ手段に結合 された第1の副御手段と、

上記第3、第4のカラムスイッチ手段に結合 された第2の側御手段と、

上配第1,第2,第3及び第4のコモンデー タ線に結合され、これらのコモンデータ線にお けるデータに応じた複数の出力信号を與質的に 同時に出力する出力手段とを有することを特徴 とする。

3. 発明の詳細な説明

〔 産菜上の利用分野 〕

本発明は、半導体集積回路装置に関し、等に、 スタティック型ランダムアクセスメモリを具備し た半導体集積回路装置に適用して有効な技術に関 するものである。

[従来の技術]

スタティック型ランダムアクセスメモリ(以下 SRAMと称する)においては、相補型データ線 (相補性データ線あるいは相補データ線と称する) とワード線との交達部にメモリセルが配置されて いる。メモリセルは、フリップフロップ回路及び そのフリップフロップ回路の一対の入出力端子に 夫々一方の半導体領域が接続された2個の転送用 MISFET (絶数ゲート型電界効果トランジス タ)で解成されている。フリップフロップ回路は、 例えば2個の越動用MISFETと2個の高抵抗

てコモンデータ級に接続されている。すなわち、 カラムスイッチが相補型データ級とコモンデータ 級との間に介在されている。

メモリセルの竹報は、相補型データ線からカラムスイッテ及びコモンデータ線を通してセンスアンプにおいて、メモリセルの竹報、すなわち、"1"竹報又は"0"竹報が増幅される。この増幅された竹報は、出力信号線(データバス)を通して外部出力増子からSRAMの外部に出力される。

なお、SRAMについては、例えば、日経マイ クロデパイス、1986年5号、第77頁乃至第 93頁に記載されている。

[発明が解決しようとする誤題]

1. SRAMの對止方式は、DILP (Dual-

負荷案子とにより将成されている。高抵抗負荷架子は、メモリセルの占有面和を縮小するために、それの抵抗値を低波する不納物が導入されていたいか、或は若干導入されている多結晶造業膜で形成されている。前配メモリセルの夫々の伝送用MISFETの他ート観応はワード線に接続されている。伝送用MISFETの他方の半導体領域は、失々、相補型データ線に接続されている。

メモリセルは、相補型データ級の延在する方向、ワード級の延在する方向に夫々複数配置され、メモリセルアレイを構成している。メモリセルアレイの一端には、そのメモリセルアレイに形成された複数のワードドライバ回路及びロウデコーダ(Xデコーダ)回路が配置されている。メモリセルアレイの他端では、メモリセルアレイに形成された複数の相補型データ級から所望の相補型データ級な過れずるためのカラムスイッチ及びそれを制御するカラムデコーダ回路が配置されている。この場合、相補型データ級は、カラムスイッチを介し

In Line Package), SOJ (Small Outline J-bend package) 等の樹脂對止が主流である。 この粒の封止方式を採用する大容量のSRAMに おいては、その半辺体チップの形状が、例えば、 6.1 5×1 5.2 1 [ロ1] 程度のスリムな長方形と なる。この半導体チップに1[Mbit]の大容性 のSRAMを単純に形成する場合、長辺方向に 2048組の相補型データ想を配置し、短辺方向 に512本のワード線を配位し、両者の交差部に メモリセルを配位し、メモリセルアレイ(メモリ マット)を相成することができる。このようにし て解成されたSRAMにおいては、1本のワード **隠を退択すると2048個のメモリセルが同時に** 過択される。そのため、相補型データ級の負荷を 将成するロード回路(負荷用MISFET)から 2048個のメモリセルに冗況が流れ込む。これ により、SRAMの商費電力が均大するという間 題点が生じる。

また、前配初数のワード級から所選のワード級 を辺択するロウデコーダ回路が、一度に2048

個のメモリセルを奥質的に同時に駆励することは 困難である。このため、いわゆるデバイデッドワ ードライン方式が採用される。本発明者の基礎研 究の結果、一本のワード線で選択可能なメモリセ ルの数は128個である。前記のデバイデッドワ ードライン方式とは、メモリセルに結合されるワ ード線を複数に分割して、サブワード線を構成し、 このサプワード級毎にワードドライバ回路を配置 し、メインワード想を介してワードドライバ回路 をロウデコーダ回路で制御する方式である。ロウ デコーダ回路は、複数に分割されたメモリセルア レイの娘端部に配置される。このように解成され るSRAMにおいては、メモリセルアレイの殻端 部から対向する他の最端部側にメインワード線を 延在させるので、メインワード級が比較的長くな る。このため、メインワード級に結合されてしま う寄生容性(負荷容量)及びそのメインワード級 の有する寄生抵抗 (負荷抵抗) が非常に大きいの で、SRAMの動作速度が低下するという問題点 が生じる。

デコーダ回路との距離が均一でなくなる。この場合、ロウデコーダ回路に各アドレス俗号が伝わる タイミングを合せる必要があるので、SRAMの 動作速度が低下するという問題点が生じる。

4. 前配SRAMにおいて、メモリセルの収斂 は、相補型データ級(1組の相補型データ級は非 反伝のデータ観と反伝のデータ観とからなる) か **ら一本のデータ總毎に設けられたカラムスイッチ** を介してコモンデータ線に出力される。カラムス イッチは、相補型MOSFETからなるトランス ミッションゲート回路で構成され、カラムデコー が回路で制御されている。相秘型データ殿間の寸. 法はメモリセルの高集批化によって非常に小さく することができるが、この1組の相補型データ級 間の寸法内に2個(1組)のカラムスイッチ及び 2個(1組)のカラムデコーダ回路を配置するこ とが非常に難しいという問題点が生じる。また、 カラムスイッチ及びカラムデコーが何略のサイズ で相視型データ線間の間隔を規定すると、相構型 データ級間の間隔が大きくなるので、終疫度が低

2. 前記SRAMにおいては、半導体チップの 短辺方向に512本のワード線(異際にはサプワード線)を配列する必要がある。しかしながら、 半導体チップの形状が削述のようにスリムになる ので、前記ワード線を配置すると半導体チップの 短辺方向のサイズにかなりの制約があるという問 姐点が生じる。

3. 前記SRAMにおいては、半海体チップの対向する短辺に沿って外部端子(ポンディングパッド)が配置されている。外部端子には、アドレス伯号、データ出力信号、電源等が印加される。しかしながら、半導体チップの形状が前述のようにスリムになるので、これらの全ての外部端子を半導体チップの短辺に沿って配置することができないという問題点が生じる。また、半導体チップの形状がスリムで、しかも前述のように配置ができないという問題点が生じる。また、半導体チップの形状がスリムで、しかも前述のように配置がファータ回路をメモリセルアレイの最端部の最端部に配置されるアドレス信号用外部端子との距離が長ってなる。つまり、各アドレス信号用外部端子との距離が長ってある。つまり、各アドレス信号用外部端子との

下するという問題点が生じる。

前記SRAMは、1度の情報院出動作で4[bit] の情報を出力する多ピット方式を採用している。 すなわち、1回の睨み出し堕作で、4 [bit]の筒 報が並列に出力される。SRAMにおいて、情報 を外部に出力するための出力トランジスタは、そ の図跡能力がSRAMの内部回路を构成するトラ ンジスタのそれに比べてかなり大きくなるように 形成されている。このため、竹報配出動作で4 [bit] 分の出力トランジスタが1度に駆動される と、基準包位(回路の接地電位)に大きなノイズ が発生する。このノイズは、SRAMの基準単位 をSRAMの外部の基単配位に比べて浮かせるの で、SRAM内の入力段回路の入力付号レベルの マージンが小さくなり、餌効作を生じ易いという 間頗点が生じる。このことは、換目すれば、SR AMの入力伯号の規格レベルを補償することがで きないという問題点が生じる。

本発明の目的は、SRAMの消費電力を低放することが可能な技術を提供することにある。

本発明の他の目的は、SRAMの消貨電力を低 被すると共に、ワード級の負荷容量及び負荷抵抗 を低減して動作速度の高速化を図ることが可能な 技術を提供することにある。

本発明の他の目的は、SRAMの消費包力を低減し、動作速度の高速化を図ると共に、高集積化を図ることが可能な技術を提供することにある。 特に、本発明の他の目的は、SRAMにおいて、 データ般の延在する方向のサイズを紹小して高集 様化を図ることが可能な技術を提供することにある。

本発明の他の目的は、SRAMの外部端子の配 世位世の制約を緩和することが可能な技術を提供 することにある。

本発明の他の目的は、SRAMにおいて、信号 緑の長さを均一にし、動作速度の高速化を図ることが可能な技術を提供することにある。

本発明の他の目的は、SRAMの高集权化を図ることが可能な技術を提供することにある。特に、 本発明の他の目的は、SRAMにおいて、カラム

S R A M において、 2 組のカラムスイッチを 1 個のカラムデコーダ回路で制御する。

多ピット方式のSRAMにおいて、コモンデータ線毎又は及び出力信号線毎にその配置される及さを変える。

[作用]

上述した手数によれば、ロード回路からメモリセルに流れる電流型を32分の1にすることができるので、SRAMの消費電力を低波することができると共に、メインワード線の長さを2分の1にし、負荷容量及び負荷抵抗を低成することができるので、SRAMの動作速度の高速化を図ることができる。

前記SRAMは、さらに、カラムスイッチ数、カラムデコーダ国路数等を最小限にとどめることができるので、相福型データ顔の延在方向のサイズを縮小し、高級慣化を図ることができる。

前配半導体チップの各辺を有効に利用することができるので、外部増子の配置位位の制約を緩和することができる。また、各アドレス信号用の外

デコーダ面切を縮小して高築粒化を図ることが可 能な技術を提供することにある。

本発明の他の目的は、ノイズの発生を低減し、 SRAMの関節作を防止することが可能な技術を 扱供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細費の記述および添付図面によって明 らかになるであろう。

本顔において開示される発明のうち、代数的な ものを簡単に説明すれば、下配のとおりである。

SRAMにおいて、ワード線の延在方向にメモリセルアレイを少なくとも32分割し、その中央 部にロウデコーダ回路を配信する。

前記SRAMにおいて、分割された個々のメモリセルアレイの一端部にカラムスイッチ。カラムデコーダ国路等を配置する。

SRAMを認成する投方形の半導体チップの4 辺のそれぞれに外部划子を配置し、前記半導体チップの中央部にロウデコーダ回路を配置する。

部類子とロウデコーダ回路とを接続するアドレス 個号線の投きを短縮することができるので、SR AMの動作速度の高速化を図ることができる。

的配カラムデコーダ回路数を低波することができるので、その面積に相当する分、SRAMの高 象積化を図ることができる。

更に、前述した手段によれば、個々のコモンデータ級又は及び個々の出力信号線の負荷容量又は (及び) 負荷抵抗が互いに異なるようにされるため、各情報を出力する出力タイミングが互いに異なるようになる。これにより、ノイズを分散させて、その値を低級させることが可能となり、SRAMの興動作を防止することができる。

「亞施例」

以下、256 (Kbit)×4 (bit) 构成の1 (Mbit) の大容丘で高遠なMOS型SRAMに本発明を適用した一突施例をもとに本発明を説明する。

なお、突施例を説明するための以下の図面において、同一般能を有するものは同一符号を付け、 その説り返しの説明は省略する。 本発明の一奥施例である256(Kbit)×4
(bit) 構成の1(Mbit)のSRAMを第1図(半
以体チップにおけるレイアウト図)に示す。すな
わち、同図に示された主要な回路プロックは、実際の配置に合わせて描かれている。

本奥施例のSRAMは、DILP、SOJ等の 樹脂對止方式で對止されるので、第1図に示すよ うに、例えば 6.15×15.21 [m²] 程度のスリ ムな投方形の半導体チップに形成されている。特 に制限されないが、本契施例において、半導体チップは、単結晶 建窯で形成された n 型 半導体 透 で 根成されている。 半導体チップの所定の主面部 (例えば n チャネル M I S F E T が形成される。 を 徴域)には p 型ウエル領域が形成される。 なお、半導体チップが、例えば p 型半導体 基板で の成される場合には、 n 型 ウェル領域方式(p 型 半導体 基板に n 型 ウェル領域が形成される)を 又は ツインウエル方式(半導体 基板に n 型 ウェル領域 及び p 型 ウエル領域が形成される)を 採用する。

半必体チップの周辺の各辺に沿った領域には、

ータ信号が印加される。つまり、これらの外部端子P-I/O₁~P-I/O₄ は入力信号,出力信号に対して共通に使用される。外部端子P-Vcc1,P-Vcc1は、SRAMの外部から電源区圧例えば回路の動作電位5 (V)が印加されるポンディングパッドであり、外部端子P-Vss1、P-Vss2は、SRAMの外部から基草包圧例えば回路の接地包位0 (V)が印加されるポンディングパッドである。

外部端子PーA。~ PーAirは、第1 図に示されているように、半導体チップの対向する上下の 投辺、右側の短辺の夫々に沿って配置されている。 外部端子PーでS、外部端子PーでE、外部端子 PーWEの失々は、左側の短辺に沿って配置されている。 外部端子PーI/O。~ PーI/O。は、 下側の長辺及び左側の短辺に沿って配置されている。

外部増子P-Vcc1, P-Vcc1は右側の短辺 に沿って配憶されている。外部増子P-Vcc1は 内部回路用、外部増子P-Vcc1は出力パッファ 外部朔子PーA。~ PーAirは、SRAMの外 部からアドレス倡号A。~ A:,が、それぞれ印加 されるポンディングパッドであり、外部効子P-CSは、SRAMの外部からチップセレクト信号 CSが印加されるポンディングパッドである。外 部増子P-OEは、SRAMの外部からエクトプ ットイネーブル伯母OEが印加されるポンディン グパッドであり、外部端子P-WEはSRAMの 外部からライトイネーブル信号WEが印加される ポンディングパッドである。外部端子P-I/O, ~P-I/O。は入出力データ信号I/O。~ I/ 0. が印加されるポンディングパッドである。す なわち、外部端子P-I/O,~P-I/O, には、 SRAMの外部から、このSRAMに供給される べきデータ化母が印加される。また、SRAMか . . らデータを聞み出す場合には、SRAMの内部回 路から上記外部期子P-I/O₁~P-I/O。ヘデ

回路用である。すなわち、外部端子P-Vcc1 は、 凶示されていない鼠原配線を介して、センスアン ブ等の内部回路に結合され、これらの内部回路に、 電源包圧を供給する。これに対して、上記外部機 子P-Vcc: は、図示されていない包隙配線を介 してデータ出力パッファDoBn (n=1~4) に結合され、これらに恒領包圧を供給する。これ により、データ出力パッファが動作することによ り生じる虹原包圧の変励が内部回路に伝わるのを 成らすことが可能となる。これらの外部端子P-Vcci 及びP-Vcci は1つの電源単圧用のイン ナーリードに所削ダブルポンディングによって接 **祝されている。 同様に、外部端子 P - Vasi, P-**Vasz は左側の短辺に沿って配置されている。外 部始子P-V881 は内部回路用、外部焙子P-V882 は出力パッファ回路用である。すなわち、 外部菓子P-Vssiは、幽示されていない世級配 **想を介して、センスアンブ袋の内部回路に結合さ** れ、外部蝎子P-Vsss は同じく図示されていた い量級配級を介してデータ出力パッファDoBに

結合されている。これにより、内部回路に対しては、外部端子P - V88! から基準電圧が供給され、データ出力パッファに対しては、外部端子P - V88! から基準電圧が供給される。これらの外部端子P - V88! 及びP - V88! は基準電圧用インナーリードにダブルボンディングによって接続されている。

半導体チップの中央部にはメモリセルアレイMARYが配置されている。このメモリセルアレイMARYは、第1図に示されているように、何図の左側から右側に長辺に沿って(以下、列方向という)メモリセルアレイMARY31のように32分割されている。メモリセルアレイMARY31のように32分割されている。メモリセルアレイMARYにおいては、列方向に64個(2048個÷32分割=64個)のメモリセルが配置されている。基本的には1本のワード線で選択可能な最適なメモリセル数は128個程度であるが、安全性を高める

メモリセルアレイMARYの詳細を第2図(第1図のII部分の拡大レイアウト図)及び第3図(第2図のII部分の拡大レイアウト図)に示す。 第2図及び第3図に示すように、分割された個々のメモリセルアレイMARY0~MARY31は、本英協例のSRAMが256(Kbit)×4(bit) 桁成を採用するので、さらに列方向に4分割されている。つまり、分割された個々のメモリセルアレイMARY0がは4分割されている。つまり、分割された個々のメモリセルアレイMARY(例えばMARY0)は4個の単位メモリセルアレイMARY(例えばMARY0)がにおいては、列方向に16個(64個÷4分割=16個)のメモリセルが配置されている。

ために、本奥施例では半分の64個としている。

分割された個々のメモリセルアレイMARY0~MARY31上には、列方向にサプワード級SWLが延在するように収成されている。サプワード級SWLは行方向に512本配列され、4本のサプワード級SWLに対して1本のメインワード

級MWLが設けられている。すなわち4本のサブワード級SWLが1組とみなされ、この1組が1本のメインワード級MWLで選択できるように樹成されている。したがって、メインワード線MWLは、後述するロウデコーダ回路R-DCの片側において、行方向に128本配列されている。

個々の単位メモリセルアレイMARYnm (n=0~31.m=1~4、以下同じ)上には行方向に相補型データ版DL (d,,de)が延在するように得成されている。単位メモリセルアレイMARYnm には、サブワード級SWLの延在方向に16個のメモリセルが配置されているので、16組の相補型データ級DLが列方向に配列されている。

分割されたメモリセルアレイMARYn (n = 0~31、以下同じ)のうちの第16分割目のメモリセルアレイMARY15と終17分割目のメモリセルアレイMARY16との間にはロウデコーダ回路 (Xデコーダ回路) R-DCが配置されている。ロウデコーダ回路R-DCは、分割され

たメモリセルアレイMARY0~MARY15上。 分倒されたメモリセルアレイMARY16~MA RY31上を夫々延在する前記メインワード線M WLに接続され、それを選択するように解放され ている。すなわち、ロウデコーダ回路RIDCは、 それに結合された256本(128本×2)'のメ インワード想MWLのなかから、アドレス伯母に よって指示された2本のメインワード線MWLを 選択し、残りのメインワード温を非選択状態にす る。この場合、128本のメインワード級から1 本のメインワード線が選択され、合計として2本 のメインワード線MWLが選択される。本実施例 において、上記ロウデコーダ回路R-DCには、 **祖敬のプリデコーダ回路によって予じめプリデコ** ードされたアドレス信号、すなわちブリデコード によって得られた選択倡号が供給され、これによ り、所図の2本のメインワード級MWLの選択が 行なわれる。 第1凶には、アドレス信号人。と A。とをプリデコードするブリデコーダ回路と、 アドレス信号 A, と A。とをブリデコードするブ

リデコーダ回路とがPDとして例示されている。 ブリデコーダ回路PDには、アドレスバッファ回路を介してアドレス信号が供給される。第1図には、4個のアドレスパッファ回路AD。~AD。 が例示されている。ブリデコーダ回路PDによって待られた選択信号(ブリデコード信号)は、第1図上に例示された信号線Adlを介して上記ロクデコーダ回路R-DCに供給される。

ロウデコーダ回路R-DCがチップのほぼ中央 化配置されているため、ブリデコーダ回路PDか らロウデコーダ回路に選択信号を伝える信号線の 長さをほぼ同じにすることができ、SRAMの助 作速度の向上を図ることができる。

分割された個々のメモリセルアレイMARYnの右側部又は左側部、つまり分割メモリセルアレイMARYn間にはワードドライバ回路WDDRが設けられている。ワードドライバ回路WDDRは分割された個々のメモリセルアレイMARYn毎に配位されているので、ワードドライバ回路WDDR31まで

時、或はメモリセルへの竹報の登込み動作時に、相補型データ級DLの配位をメモリセルからの協 銀に従った配位、あるいはメモリセルへの竹報に 従った電位にするように形成されている。ロード 国路LDnは、基本的には、相補型データ級DL のデータ級di, d, 毎にソース領域が接続され たのチャネルMISFETで构成されている。こ ののチャネルMISFETのドレイン領域には、 電弧配線を介して電磁盤位 Vcc が供給される。

第1因乃至第4図(A)に示すように、分割された 個々のメモリセルアレイMARYnの下側端形に は、カラムスイッチCSW、カラムデコーダ回路 CDCの夫々が配置されている。

カラムスイッチCSWは、分割メモリセルアレイMARYnに対応してカラムスイッチCSW0~CSW31までの32個が配置されている。各カラムスイッチCSWn(n=0~31)は、第3凶に示されているように、それぞれ4個の単位カラムスイッチCSWnm(n=0~31,m=1~4)によって解放されており、単位カラムス

32個配置されている。各ワードドライバ回路WDDRn(n=0~31、以下同じ)は、メインワード級MWLを介してロウデコーダ回路R-DCに接続されている。各ワードドライバ回路WDDRnには、第3図及び第4図(A)(SRAMの要配の特価回路図)に示すように、複数のサブワード線SWLが接続され、この複数のサブワード線から所選のサブワード線を選択するように构成されている。つまり、このSRAMはデバイデッドワードライン方式を採用している。

第1 図及び第4 図似に示すように、分割された。個々のメモリセルアレイMARYnの上側端部には、データ線の負荷回路(ロード回路) L D が配置されている。ロード回路L Dは、分割メモリセルアレイMARYnの数に対応して設けられる。そのため、本契施例においては、32個のロード回路L D 0 ~ L D 31 が配置されている。各ロード回路L D n (n=0~31、以下同じ)は、相補型データ線 D Lを所定のレベル(例えばハイレベル)にし、メモリセルからの情報の鋭出し動作

イッチCSWnmは、前述した単位メモリセルア レイMARYnm に対応している。また、単位カ ラムスイッチCSWnm は、単位メモリセルアレ イMARYnm が16組の相補型データ線を有す るため、これに応じて16個のカラムスイッチ回 路CSWによって解成されている。各カラムスイ ッチ回路CSWは、第4図A)に示されているよう に、相補型データ級DLのデータ級d,,d。毎 に1個配置されたスイッチを有している。すなわ ち、1組の相補型データ際DLに2個(1組)配 置されたスイッチを有している。本契施例におい て、各スイッチはロテャネル型MISFETとn テャネル型MISFETとによって存成されてい る。すなわち、カラムスイッチ回路CSWは、夫 々のソース領域、ドレイン領域が互いに接続され た、nティオルMISFETQ, (或はQ,)及び ロチャネルMISFETQ, (或はQ,)からたる CMOSのトランスミッションゲート回路で協成 されている。

カラムスイッチCSWは、カラムデコーダ回路

CDCからの選択信号に従って、選択的に相補型 データ線をコモンデータ線 I / 0,~ I / 0, に 結合する。カラムデコーダ回路CDCは、分削メ モリセルアレイMARY0~MARY31に対応 して、奥質的に32個のデコーダCDC0~CD C31によって協成されているとみなすことがで きる。さらに、各デコーダCDCn (n=0~31) は、単位メモリセルブロックに応じて4個の単位 1~4) によって構成されているとみなすことが できる。上述した各単位カラムデコーダCDCnm のそれぞれは、実質的に複数のデコーダ回路(論 理回路) によって構成されているとみなすことが できる。本奥施例においては、2個のカラムスイ ッチ回路に対して1個のデコーダ回路が設けられ ている。そのため、1個の単位カラムデコーダ回 路CDCnmは、餅3凶に示されているように8 個のデコーダ回路によって构成されている。第4 凶(A)に示されているように、カラムスイッチ回路 は対応するデコーダ回路からの選択倡母YSL,

回路CSWは、相補型データ線DLに伝達された メモリセルの情報を相補コモンデータ線I/Oに 伝送するように柳成されている。相補コモンデー タ線I/Oは、2個の単位メモリセルアレイMA RYnmに対応する長さで単位カラムスイッチC SWnm上を列方向に延在し、単位メモリセルアレイMARYnm間から行方向に引き出され、センスアンブSAに接続されている(第2図,第3 図参照)。

前記センスアンプSAは、第1図乃至第4図(A)に示すように、メモリセルアレイMARYの下側 端部にカラムスイッチCSW及びカラムデコーダ 国路CDCを介在させて配位されている。第2図 からわかるように、各相補コモンデータ線は、4個の単位メモリセルアレイMARYnm に対して 共通にされている。そのため、センスアンプの故は、単位メモリセルアレイの半分となる。これらのセンスアンプSAL1にはコモンデータ級 I/O, が接続されている。センスアンプSA

YSL で制御される。選択信号YSLは、カラムスイッチ回路CSWのnチャネルMISFETを制御するための選択信号であり、選択信号 YSLは、カラムスイッチ回路CSWのpチャネルMISFETを制御するための選択信号である。

的述したようにカラムデコーダ回路CDCは、分割メモリセルアレイに対応して配置された32個のカラムデコーダ回路CDC0~CDC31によって解成されている(第1図珍照)。また、カラムデコーダ回路CDCにおいて、各デコーダ回路は、2組の相補型データ級DLを突質的に同時に選択、つまり4個(2組のカラムスイッチ回路CSW)のスイッチを制御するようにされている(第4図(A) 参照)。

的配カラムスイッチ回路CSWは、相補型データ級DLと相補型コモンデータ級I/Oとを接続するように将成されている。コモンデータ級I/Oは、本契施例のSRAMが4 [bit] 構成なので、4 組の相相コモンデータ級I/O:~ I/O。によって形成されている。つまり、カラムスイッチ

-2にはコモンデータ線I/O,が接続されてい る。センスアンプSA-3にはコモンデータ級I /0, が接続されている。センスアンプSA-4 にはコモンデータ級I/O、が接続されている。 本奥施例においては、睨出し効作のとき、64個 · のセンスアンプSAのうち4個のセンスアンプS A-1~SA-4がアドレス信号によって指示さ れ、効作状態にされ、残りの60個のセンスアン・ ブは非効作状態にされる。これにより、動作状態 とされたセンスアンプSAは、コモンデータ観Ⅰ /0で伝道されるメモリセルの情報を増越し、こ れを出力倡号線DBusを介してデータ出力パッ ファDoBに供給する。本実施例においては、ロ ウデコーダ回路R-DCによって2本のメインワ ード想が選択され、ワードドライバ回路WDDRn を介してこれらのメインワード級MWLに結合さ れた複数のサブワード級のなかから1本のサブワ ード心が、ワードドライバ回路WDDRnによっ て超択される。そのため、脱出し効作あるいは敬 込み助作のときには、1個の分削メモリセルアレ

イMARYn内の選択されたサブワード級に結合 されたメモリセルが同時に選択される。そのため、 励作される4個のセンスアンプは、上記1個の分 割メモリセルアレイMARYnに結合されたセン スアンプSA-1~SA-4となる。

本奥施例のSRAMは、前述のように4ピット 単位で入出力が行なわれるのであるが、1個の単 位メモリセルアレイMARY nm から選択された メモリセルに対して4ピットのデータの入出力が 行なわれるのでは無いことに注意されたい。すな わち、本奥施例においては、1個の単位メモリセ ルアレイMARY nm から 2 ピットが選択され、 この単位メモリセルアレイMARYnmと同じ分 削メモリセルアレイMARY n 内にある他の単位 メモリセルアレイMARY nmから2ピットが函 択され、これらの4ピットに対してデータの入出 力が行なわれる。例えば、頗る凶において、単位 メモリセルアレイMARY0。から2ヒット(I /0.,I/0.)が選択され、この単位メモリ セルアレイMARY0。とは近接しない単位メモ リセルアレイMARY0。から2ヒット(I/O。, Ⅰ/04) が退択されて、これらの4ピット(Ⅰ /0,~ I/0,) に対してデータの入出力が行 なわれる。これにより、カラムデコーダ回路CD Cを採収する各デコーダ回路が、相構型データ規

MARY1, , MARY0, , MARY0, のうちのいずれかの単位メモリセルアレイにおける相補型データ線が結合される。この場合、第3図, 第4図のに示されているように、コモンデータ線 I/O, , I/O, は、互いに異なるカラムスイッチを介して互いに異なる(互いに近接した)相補データ線に結合されているため、同じ相相型データ線が相補コモンデータ線I/O, , I/O, に結合されることは無い。

本奥施例においては、特に創限されないが、内側のコモンデータ級I/O,と外側のコモンデータ級I/O,と外側のコモンデータ級I/O,とは、互いに配線及が契質的に等しくされている。つまり、相補コモンデータ級I/Oのそれぞれにおいて、寄生容性及び寄生抵抗は、互いに等しくなるようにされている。もちろん、相補コモンデータ級I/O,~I/O,のそれぞれの配線及を変えて、それぞれの寄生容益、寄生抵抗の値が変わるようにしてもよい。これによりデータ出力パッファの堕作タイミングを互いに異ならせてノイズの発生を成らすようにしてもよい。

の既在方向に大きく(長く)なるのを防ぎ、チッ ブの短辺が大きくなるのを防ぐことが可能となる。

前記センスアンプSAは、出力倡号線(データ パス)DBusを介在させてデータ出力用パッフ ァ回路DoBに接級されている。データ出力用パ ッファ回路は、第1凶の左側短辺に配置されたデ ータ出力パッファ回路DoB,、下個最辺に配价 されたデータ出力パッファ回路DoBt~DoBa の4個で枳成されている。データ出力パッファ回 路DoB, には出力倡号線DBus1を介在させて センスアンプSA-1が嵌続されている。 データ 出力パッファ回路 D o B: には出力们号線 DB us 2を介在させてセンスアンプSA-2が接続され ている。データ出力パッファ回路DoB。には出 力伯号級 D B u s 3 を介在させてセンスアンプS A-3が接続されている。データ出力パッファ回 路DoB。には出力信号為DBus4を介在させ てセンスアンプSA-4が接続されている。

出力信号線 D B u s は、内側から外側に向って 出力信号線 D B u s 1 , D B u s 2 , D B u s 3 , DB u s 4 の限に配置されている。結果的に、内側の出力信号級DB u s 1 は、外側の出力信号級DB u s 1 は、外側の出力信号級DB u s 4 に比べて配設投が短くなる。つまり、出力信号級DB u s の寄生容量及び寄生抵抗は、内側から外側に向って大きくなるように似成されている。

出力信号級DBusはメモリセルの情報を出力する出力トランジスタを駆動するように解成されている。第4四(B)には、上配データ出力パッファDoBの一実施例が示されている。同四には、データ出力パッファDoB1が代表として示されている。他のデータ出力パッファDoB2~DoB4については、データ出力パッファDoB1と同様なのにされているため、四示しない。データ出力パッファDoB1は、出力信号級DBus1を介して相補的な信号が供給される増幅とAPによって増越された相補信号を受けるナンドゲート(NAND)NO1,NO2と、インパータIVO1,IVO2及び出力トランジスタQo1,Qo2とによって紹成されている。上

セルアレイMARYnmとカラムスイッチCSWとの間に列方向に延在する基準配位配線 Vss から丁字型に基準包位配線 Vss を引き出し、この引き出された基準包位配線 Vss とり型ウエル領域とを接続(接続部は簡略化して・印で示す:所関ウエルコント)している。 早位メモリセルアレイ MARYはり型ウエル領域内に形成されており、基準包位配線 Vss との接続はり型ウエル領域の負位を安定に保持することができる。つまり、本 突旋例のSRAMは、メモリセルの愉報む込み動作或は怕強観出し動作の興動作を防止したり、或は CMOS特有のラッチアップ現及を防止することができる。

前記単位メモリセルアレイMARYnmに配列されたメモリセルは、第4回AIに示すように、1 組の相補型データ級DLと1本のサブワード級SWLとの交差部分に似成されている。メモリセルは、竹穀を供持するフリップフロップ回路と、その一対の入出力端子の夫々に一方の半導体領域が接続された伝送用MISFETQ1,及びQ1,

記出力トランジスタQ。1 , Q。2 は、電源配線 VccとVes との間に直列に接続されており、制 御倌母OCがハイレベルにされているとき、出力 信号級DBus1を介してデータ出力パッファに 供給された相補信号に従って、オン・オフ状態に される。これにより出力佰号級DBus1の信号 に従った情報がポンディングパッドP-I/O, を介して出力される。上記制御借号OCがロウレ ペルにされると、上記出力トランジスタQ。1. Q。2 はともにオフ状態にされる。これにより、 ポンディングパッドP-I/O, に外部から供給 された入力データを図示しないデータ入力パッフ ァに伝えることが可能となる。上配側御信号OC は、SRAMの外部から供給される側御信号WE。。 OE,CSにもとづいて、凶示されていないタイ ミング個号発生回路が形成する。

第3図に示すように、前配単位メモリセルアレイMARYnm間には、前配相補コモンデータ綴I/Oを引き出すために若干のスペースが形成されている。このスペースを利用して、単位メモリ

とで僻成されている。

伝送用MISFETQtはnテャネルMISF ETで叡成されている。伝送用MISFETQt の夫々のゲート電極は、同一のサブワード級SW Lに接続されている。伝送用MISFETQtの 他方の半導体領域は、相補型データ級DLのデー タ級d, 成はd。に接続されている。

フリップフロップ回路は、2個の駆動用MISFETQd,及びQd。と、2個の高抵抗負荷器子R,及びR。とで解成されている。慰動用MISFETで構成されている。話抵抗負荷器子Rは、メモリセルの占有面板を縮小するために、抵抗値を低波するれたがある。なれていか、或は若干が入された納物が導入されていか、或は若干が入された移動品建以限で构成されている。なお、上記高抵抗負荷器子Rに代えて、ロチャネルMISFETでメモリセルを構成してもよい。前配駆動用MISFETQdのドレイン領域は基準度で Qdのドレイン領域は伝送用MISFETQt及び高抵抗負荷器

子Rの一端側に接続されている。高抵抗負荷架子 Rの他端側は電弧退位 Vcc に接続されている。

このように解成されるSRAMのメモリセルの 具体的な解成を第5図(メモリセルの平面図)及 び第6図(所定の製造工程におけるメモリセルの 平面図)で示す。

第5因及び第6四に示すように、SRAMのメモリセルは、n 型の半導体基板1の主面部に形成されたp 型ウエル領域2の主面に構成されている。メモリセルの各案子(MISFET)は、ウエル領域2の主面上に形成されたフィールド絶酸級(酸化達案級)3に囲まれ、その領域を規定されている。フィールド絶域膜3下のウエル領域2の主面部には、図示していないが、p型のチャネルストッパ領域が構成されている。

メモリセルの転送用MISFETQ には、主に、 ウエル領域 2、ゲート絶縁膜(図示しない)、ゲ ート電極 5、ソース領域又はドレイン領域である 一対の n + 型半導体領域 6 で解成されている。

伝送用MISFETQ tのウエル領域2は、チ

れた領域であって、ゲート電値5の両側部のウェル領域2の主面部に構成されている。半導体領域6は、n型不納物(As)をイオン打込みで導入することで形成する。詳細に図示していないが、半導体領域6は、チャネル形成領域側が低不純物級度で解成されている。この半導体領域6の低不純物級度部分は、高不純物級度の半導体領域6と同様にn型不純物(P)をイオン打込みで導入することで形成する。この低不純物型度の半導体領域は、所即LDD(Lightly Doped Drain) 假造

メモリセルの駆動用MISFETQdは、伝送用MISFETQtと同僚に、主に、ウエル領域
2、グート絶数膜、ゲート電板5、ソース領域又はドレイン領域である一対のn+型半水体領域を
で構成されている。

の伝送用MISFETQtを构成する。

図跡用MISFETQd,のゲート図板5の一 超部、図効用MISFETQd,のゲート図板5 の両端部の夫々は、ゲート絶縁関に形成された接 鋭孔4を通して所定の半導体領域6に直接接続さ ャネル形成領域として使用される。

ゲート 絶縁膜は、ウエル領域 2 の主面を酸化して形成した酸化珪索膜を用いる。

ゲート電位5は、多結晶珪宮腹上に高脑点金鳳 ンリサイド (MoSi, TiSi, TaSi, WSi,) 膜を形成した複合膜で楔成されている。また、ゲ ートは低5は、多糖品建家膜、高触点金数シリサ イド 阪若しくは高級点金属 (Mo. Ti, Ta, W) 膜の単胞、成は多結晶珪気膜上に高触点金斑膜を 形成した複合膜で解成してもよい。転送用MIS FETQ1のゲート電極5は、列方向に配列され た他の転送用MISFETQ1のゲート電板5と 一体に构成されており、サブヮード線(SWL) 5を构成するようになっている。ゲート懲極5及 びサプワード級SWL 5は第1周目のゲート配級 形成工程で形成されている。なお、 蹲 5 図 , 第 6 図及び役益する第7図において、第1個目のゲー ト配線及び第2周目のゲート配線は図面の理解を 助けるために点模様を付けている。

半事体領域6は、フィールド絶縁膜3で規定さ

れている。

高抵抗負荷袋子8 化は、電源配線 (Vcc) 8 が一体に解成されている。この電源配線8 は前配不納物が導入されている。

高抵抗負荷泉子8及び電源配線8は、第2階目

のゲート配線形成工程で形成されている。

高抵抗負荷祭子8及び収源配線8上には層間絶 数線(図示しない)を介在させて、メインワード 想(MWL)10、基準電圧配線(VBB)10及 び中間導配層10が線成されている。

メインワード湖10は、基準包圧配線10と中間
域 記局10との間部に両者間のスペースを利用
して列方向に延在させて 擦成されている。

メインワード線10、基準電圧配線10及び中間球電筒10は、第1層目の配線形成工程、例えばアルミニウム膜或は所定の添加物(Cu又は及びSi)が含有されたアルミニウム膜で形成され

ている。

このメインワード級10、基準電圧配級10及び中間導電層10上には、値間絶級膜(図示しない)を介在させて相補型データ級(DL:d:,d.)12が行方向に延在している。相補型データ級12の個々のデータ級d:,d.は、前配層間絶級膜に形成された接続孔11を通して一旦中間導電層10に接続され、この中間導電層10を通して医送用MISFETQ:の他方の半導体領域6に接続されている。相補型データ級12は、第2回目の配線形成工程で形成され、例えば前述と間像のアルミニウム膜で形成する。

次に、SRAMのカラムスイッチCSWの具体的な協成を第7図(カラムスイッチの要配平面図)及び前配第4図(A)を用いて簡単に説明する。第7図は、前記第5図及び第6図に比較して若干縮小してある。さらに、第7図の左側の2組の相補型データ線に相当する領域は第1/位目配線/位10及び第2/位目配線/位12を受しており、右側の2組の相補型データ線に相当する領域は、第2/位目配

想用12だけを除去して衰している。

第7凶に示すように、上側に示す相視型データ 想DLは、ウエル領域2の供電用の基準電圧配線 (Vas) 12と交差し、カラムスイッチCSWに 接続されている。カラムスイッチCSWは、上側 から下側に向って4個のpチャネルMISFET Q₁ , Q₄ , Q₁ , Q₆ 及び4個の n チャネルM ISFETQ:, Q:, Q:, Q:が配置されて いる。上側の2個のpチャネルMISFETQ,, Q。及び上側の2個のnチャネルMISFETQ。 Q。は相補型データ級DLとコモンデータ級I/ 0. 又は I / 0。と接続するためのカラムスイッ サCSWを収成する。下側の2個のpチャネルM ISFETQ₁ , Q。及び下側の2個のnチャネ ルMISFETQ。, Q。は相補型データ級DL とコモンデータ線I/O、又はI/O。と接続す るためのカラムスイッチCSWを枳成する。

カラムスイッテCSWの前記合計8個のMIS PETQ₁, Q₆, Q₁, Q₆, Q₂, Q₂, Q₂, Q₃, Q₄, Q₆, Q₁, Q₁, Q₁, Q₁, Q₁, Q₂, Q₃, Q₄, Q₄, Q₅, Q₅

型データ級DLの延在する方向(行方向)と直交 するように配置されている。このように配置され るカラムスイッチCSWのMISFETは、デー ダ總d」, d。 間隔とは独立にMISFETのサ イズ、MISFET数を設定することができる。 本契施例では、前述のように、2組の相補型デー タ想(d₁ , d₂ , d₁ , d₂) DLの間隔内に 規定されて4個(2組,合計8個のMISFET) のカラムスイッチCSWを配貸している。そして、 このも個のカラムスイッチCSWつまり2組の相 福型データ級 D L は、1 個のカラムデコーダ回路 CDCからの脳択伯母YSLで恩効するように解 成されている。 追択信号YSLは4個のnチャネ ルMISFETQ,,Qo,Qo,Qoを制御す る。この週択信号YSLは、インパータ回路(n テャネルMISFETQ。 及びロチャネルMIS FETQ。で協成される)で選択信号 YSL に変 換され、この過択信号 YSL は、4個のpチャネ ルMISFETQ,,Qo,Q,,Q,を制御す。 るように俯放されている。

このように、SRAMにおいて、2組のカラムスイッチ回路(成は2組の相補型データ線DL)を1個のデコーダ回路で制御することにより、カラムデコーダ回路CDCを構成するデコーダ回路の数を低減することができるので、その面板に相当する分、集後度を向上することができる。なお、4組(又は8組,16組,…)のカラムスイッチ回路を1個のデコーダ回路で制御してもよい。

次に、SRAMの情報脱出し動作について簡単に説明する。

まず、外部からのアドレス信号が決定されると、 第1回及び第4回(A)に示すロウデコーを回路Rー DCによって、アドレス信号AD1によって指示 された1本のメインワード級MWLが選択されるの とのメインワード級MWLが選択されるのと同時 に、第3回及び第4回に示すワードドライバ回路 WDDRに入力されるアドレス信号AD2が決定 され、4本のうちの1本のサブワード級SWLが 選択される。つまり、分別されたメモリセルが選択

分の1にすることができるので、SRAMの消費 電力を低減することができると共に、メインワー ド線MWLの長さを2分の1にし、それに結合さ れてしまり寄生容量及び寄生抵抗を低減すること ができるので、SRAMの助作速度の高速化を図 ることができる。なお、本発明は、SRAMのメ モリセルアレイMARYを64分割又はそれ以上 の数の分割で解成してもよい。

また、前配解成に、分割された個々のメモリセルアレイMARYの一端部(第1図では下側)にカラムスイッチCSW、カラムデコーダ回路CDC、センスアンプSA等を配位することにより、カラムスイッチCSW数、カラムデコーダ回路CDC数、センスアンプSA数等を竣小限にとどめることができるので、相補選データ線DLの延在方向のサイズを耐小し、高級粒化を図ることができる。なお、メモリセルアレイMARYの中央部に前述の周辺回路を配位する場合には、2倍の周辺回路面積を必要とする。

また、SRAMを构成する長方形の半導体チッ

される。

次に、選択されたメモリセルは、その常報を相補型データ繰り上に伝送する。このサブワード線 SWLが選択されている時、ロード回路LDから メモリセルに直流的に促流が流れ続ける。

前記相組型データ級DLに伝送された情報は、カラムスイッチ回路を通してコモンデータ級I/Oに伝達され、さらにセンスアンプSAに伝達される。センスアンプSAは、コモンデータ級I/Oのレベルを増幅し、その増幅した情報を出力信号級DBusを通してデータ出力バッファ回路DoBに出力する。データ出力バッファ回路DoBは、出力された情報をさらに増幅し波形整形を行った後出力トランジスタを駆動する。この出力トランジスタの駆動によって情報が外部に出力される。

このように、SRAMのメモリセルアレイMA RYを列方向に32分割し、その中央部にロウデコーダ回路R-DCを配置することにより、ロード回路LDからメモリセルに流れる電流盤を32

プのも辺に外部増子Pを配位することにより、前 記半が体チップの各辺を有効に利用することがで きるので、外部増子Pの配位位の制約を緩和す ることができる。また、外部増子Pにポンディン グワイヤを介在させて接続されるインナーリード (図示しない)の間隔を緩和することができる。

また、SRAMを解成する長方形の半辺体チップの4辺に外部端子Pを配位し、半辺体チップの中央部にロウデコーダ回路R-DCを配置することにより、例えばアドレス信号が印加される各外部端子P-Aとロウデコーダ回路R-DCとの間を設短距離に解成することができるので、アドレス信号線の配線投を短縮することができる。また、各アドレス信号線間の配線投を均一にすることができる。この結果、SRAMの動作速度の高速化を図ることができる。

また、一度の情報統出し効作で、同時に役扱の 情報を出力する(多ピット方式の) SRAMにおいて、コモンデータ級 I/O 毎又は及び出力倡身 級DB u s 毎に配級長を変えることにより、個々

以上、本発明者によってなされた発明を、前記 実施例に悲づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において様々変更可能であることは勿論である。

例えば、本発明は、SRAMの単体に限らず、 輸理回路(MOS型或はパイポーラトランジスタ 型)及びSRAMを有する半導体集積回路装置に 適用することができる。

また、本発明は、128 [Kbit] × 8 [bit] 傳

第2図は、前記第1図に示すSRAMのⅡ部分の拡大レイナウト図、

第3図は、前配第2図に示すSRAMのⅢ部分の拡大レイアウト図、

第4図(A)は、前記SRAMの要部の等価回路図、 第4図(B)は、データ出力パッファDoBの一奥 施例を示す回路図、

第5図は、前記SRAMのメモリセルの具体的な平面図、

第6図は、前記第5図に示すメモリセルの所定の製造工程における平面図、

第7図は、前記SRAMのカラムスイッチの要 部平而図である。

代理人 弁理士 小川勝男

成のSRAMに、敢は4 [Mbit] 及びそれ以上の大容量のSRAMに適用することができる。
[発明の効果]

本額において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下配のとおりである。

SRAMを有する半導体集積回路接近において、 消費電力を低減することができると共に、動作選 度の高速化を図ることができる。また、SRAM の類動作を防止することが可能である。

また、SRAMを有する半導体集機回路装設の 高集機化を図ることができる。


また、SRAMを有する半導体集積回路装置の 動作速度の高速化を図ることができる。


また、SRAMを有する半導体集積回路装置の カラムデコータ回路数を低減し、高集積化を図る ことができる。

4. 図面の簡単な説明


第1図は、本発明の一実施例であるSRAMの レイアウト図、


第 1 図








-395 --











07/21/2003, EAST Version: 1.03.0002

第1頁の続き

®Int. Cl. 5

識別記号

庁内整理番号

G 11 C 11/41 H 01 L 27/11

⑦発明者 塩屋

雅 弘

東京都小平市上水本町1448番地 日立超エル・エス・アイ

エンジニアリング株式会社内

@発明者 佐々木 勝朗

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

⑫発 明 者 大 野 隆 夫

東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内